

# MODÉLISATION CONCEPTUELLE D'UNE UNITÉ DE FABRICATION MICROÉLECTRONIQUE

JAIRO R. MONTOYA-TORRES\*

## RÉSUMÉ

La modélisation des systèmes de production est difficile en raison du nombre et de la diversité des paramètres à prendre en compte et de la complexité des relations entre ces paramètres. Dans cet article, nous nous intéressons à l'étude d'une unité complètement automatisée de fabrication de wafers semi-conducteurs (fab). Dans la littérature, leur analyse est très souvent réalisée en utilisant des modèles de simulation à événements discrets, mais ces travaux ne présentent pas une véritable conceptualisation du modèle utilisé. L'objectif de cet article est de conceptualiser, à travers des méthodologies formelles, tous les composants d'une unité de production microélectronique: au niveau macro, le système physique de production et son système de supervision, ainsi que, au niveau micro, le processus de fabrication. Ces approches nous aideront à identifier les objets du modèle et leurs interactions permettant ensuite de développer un programme de simulation pour l'analyser du fonctionnement dynamique du system.

MOTS-CLÉS: modélisation; semi-conducteurs; process-interaction; réseaux de Petri.

## RESUMEN

La modelación de los sistemas de producción es una tarea difícil debido al número y diversidad de variables que deben tenerse en cuenta y a la complejidad de las relaciones entre dichas variables. En este artículo, nos interesamos en el estudio de una unidad completamente automatizada para la fabricación de "wafers" semiconductores (llamada "fab"). En la literatura, el análisis se realiza comúnmente empleando modelos de simulación de eventos discretos, pero esos trabajos no presentan una verdadera conceptualización del modelo empleado. El objetivo de este artículo es conceptualizar, por medio de metodologías formales de modelación, todos los componentes de una planta de fabricación microelectrónica: en el nivel macro, el sistema físico de producción y su sistema de control, así como, en el nivel micro, el proceso de fabricación.

---

\* Doctor en Ingeniería Industrial, École des Mines de Saint-Étienne y Université Jean Monnet, Saint-Étienne, Francia. Master of Science in Industrial Engineering and Management, Institut National Polytechnique de Grenoble, Francia. Ingeniero Industrial, Universidad del Norte, Barranquilla. Profesor Asociado y Director del programa de Administración de Mercadeo y Logística Internacionales, Universidad de La Sabana.

Estos enfoques nos ayudarán a identificar los objetos del modelo y sus interacciones para permitir así el desarrollo de un programa de simulación para analizar el funcionamiento dinámico del sistema.

**PALABRAS CLAVE:** modelación; semiconductores; process-interaction; redes de Petri.

## ABSTRACT

The modelling of industrial systems is a very hard task because of both the number and diversity of parameters to take into account, and the complex relations between these parameters. In this paper, we are interested on the study of a fully automated Integrated Circuit (IC) semiconductor manufacturing plant (fab). In the semiconductor literature, fab behaviour analysis has very often been performed using discrete-event simulation models, but little work has been devoted to the conceptualisation of the modelling approach. Other works focus on the analysis of single parts of the fab, by simplifying the relations between its components. In such a context, the aim of this paper is to use formal methodologies to model all the components of a wafer fab, that is, its physical and control systems, as well as the fabrication process. This model specification can then be used to build a simulation model for the dynamic factory behaviour analysis.

**KEY WORDS:** modelling; semiconductors; process-interaction approach; Petri nets.

## 1. INTRODUCTION

La modélisation des systèmes de production à des fins de dimensionnement et d'évaluation de performance est difficile en raison du nombre et de la diversité des paramètres à prendre en compte et de la complexité des relations entre ces paramètres. En particulier, dans la fabrication de wafers semi-conducteurs, la complexité de la modélisation du processus de production est due principalement au très grand nombre d'opérations à réaliser sur un même produit, avec des passages multiples sur une même séquence de postes. L'analyse de stratégies de gestion de la production dans les unités micro-électroniques nécessite donc impérativement au préalable une bonne modélisation du système de fabrication. Un bon modèle ne sert pas uniquement à faciliter l'utilisation du système de gestion, mais également à suivre de façon efficace le statut des lots et des machines dans les ateliers, ce qui permettra à la fois de choisir la bonne stratégie pour le pilotage en temps réel de la production et du transport de lots, et de mettre en œuvre une démarche formelle d'optimisation de la gestion du système.

Cet article fait partie d'une démarche d'analyse et d'optimisation de la performance industrielle dans la fabrication de semi-conducteurs. Celle-ci étant composée de plusieurs étapes, notre objectif ici est de conceptualiser, à l'aide de méthodologies formelles de modélisation, tous les composants d'une unité de production de wafers semi-conducteurs afin de mieux comprendre les interactions entre ces composants et ainsi mettre en place une méthodologie d'optimisation.

Cet article est organisé comme suit. Dans la section 2 nous présentons une brève description du processus de fabrication de wafer semi-conducteur. Cette présentation est essentielle pour bien comprendre sa nature complexe et l'importance de disposer de modèles du système permettant son analyse et optimisation. L'approche méthodologique, ainsi que l'objectif de cet article est décrit dans la section 3. La section 4 présente le niveau macro de notre modèle conceptuel, c'est-à-dire, la modélisation du système physique et du système de supervision. Le modèle du processus de fabrication de wafers est décrit dans la section 5. L'article se termine dans la section 5 avec la présentation des conclusions et quelques perspectives de travail.



## 2. LA FABRICATION DES WAFERS

La fabrication des composants électroniques, que l'on trouve sur les cartes à puces, les cartes mémoires et les constituants de la microinformatique (microprocesseurs), est réalisée aujourd'hui sur des substrats de silicium (wafers) de 200 et 300 mm de diamètre. Ce processus de fabrication est très complexe en termes de gestion des opérations et de la production. Dans cette section, nous présentons d'abord une description générique de la fabrication de wafers. Ensuite, nous nous focalisons sur les aspects de cet environnement industriel qui font de la gestion des opérations particulièrement difficile dans la pratique.

### 2.1 Description générique du processus de fabrication

Le processus de fabrication de wafers semi-conducteurs consiste en une longue succession d'étapes très différentes. Ces étapes peuvent être schématisées par une succession d'empilements de matériaux en couches minces sur un support de silicium. Certains matériaux sont présents de façon très localisée, alors que d'autres sont en film quasiment continus. Chaque matériau a une application précise: diélectrique pour l'isolation, conducteurs pour les interconnexions, barrières de diffusion, passivation, etc. Même si les technologies de fabrication des composants électroniques ont beaucoup évolué depuis les années 1960, certains principes ont été conservés. Bien entendu, la technologie est subordonnée aux contraintes qui résultent des propriétés fondamentales des semi-conducteurs. Les conditions de fabrication peuvent varier d'une compagnie à une autre car les procédés utilisés par chaque fabricant dépendent du produit fabriqué et de la technologie utilisée. Le tableau 1 résume les principaux procédés et leur description.

**Tableau 1.** Description des étapes de la fabrication des wafers

Procédé	Description
Photo-lithographie	Transpose une structure sur la plaquette
Gravure (sèche ou humide)	Enlève du matériau de la surface de la plaquette
Implantation ionique	Définit des zones actives
Diffusion	Diffuse du matériau sur la surface de la plaquette
Oxydation	Ajout une couche de dioxyde de silicium
Déposition	Dépose un matériau diélectrique ou métallique
Polissage mécano-chimique	Diminue l'épaisseur de la plaquette

De manière générique, la fabrication d'une puce sur une plaquette de silicium consiste en plusieurs types de procédés. Leur but est d'ajouter, de modifier ou d'enlever des couches de matériaux sur certaines régions de la surface de la plaquette (appelée wafer lors du processus de fabrication). Les procédés qui ajoutent des couches sont la déposition (chimique ou physique) et l'oxydation thermique. Les procédés qui modifient les couches sont la diffusion et l'implantation ionique. Le procédé de gravure est utilisé pour enlever du matériau. Un procédé appelé photo-lithographie est appliqué pour différencier les régions qui seront concernées par l'un ou l'autre des procédés.

Une fois le wafer termine toutes les opérations de sa gamme, seules les puces de bonne qualité sont utilisables par la suite. Un wafer comportant de nombreux circuits identiques doit être découpé, puis chaque puce élémentaire sera montée sur un support (grille multipatte) et enfin, après soudure des liaisons composant-pattes de sortie, le composant sera encapsulé (packaging). Le produit fini doit ensuite passer par une étape d'inspection qui mesure les caractéristiques de ses performances sous différentes contraintes. Une fois ce test réussi, le circuit intégré peut être envoyé au client. Dans cet


article, nous nous intéressons à l'étape de fabrication des wafers semi-conducteurs. Comme nous avons vu, cette étape commence avec les plaquettes de silicium vierges et se termine juste avant le test et le découpage de chaque wafer en puces.

## 2.2 Complexité pour la gestion des opérations

La gestion des opérations fait référence à la gestion du flux des produits et aux opérations de transformation des matières premières en produits finis. Dans une unité de fabrication de semi-conducteurs, il y a plusieurs facteurs qui en font un environnement particulièrement difficile. Le lecteur intéressé peut se référer aux travaux de Hogg *et al.* (1991) ou Uzsoy *et al.* (1992, 1994) pour une discussion détaillée sur ce sujet. Cette section présente les principaux aspects liés à cette complexité.

Comme expliqué précédemment, le processus de fabrication de wafers est réalisé couche par couche. La réalisation de chaque couche nécessite l'exécution de plusieurs étapes individuelles (photo-lithographie, gravure, etc.). De plus, beaucoup de ces étapes sont répétées plusieurs fois. Les machines utilisées pour les exécuter sont très coûteuses et ne sont donc pas multipliées dans les ateliers. Ainsi, les lots doivent passer plusieurs fois sur une même séquence de machines. Le produit fini peut donc être vu comme étant un « sandwich multi-couches ». Les systèmes de fabrication dans lesquels les lots doivent visiter plusieurs fois les mêmes machines à des étapes différentes de la gamme opératoire sont appelés lignes re-entrantantes (Kumar, 1994), comme illustré dans la figure 1. La principale conséquence du caractère re-entrant est que des wafers à différents stades du cycle de fabrication sont en compétition pour la même machine. De cette façon, les plaquettes passent une grande partie de leur temps soit en attente d'une machine, soit dans une activité de transport entre deux opérations, au lieu d'être effectivement traitées sur une machine. Cette caractéristique principale engendre des problèmes d'ordonnancement et de

gestion des opérations particulièrement difficile dans la pratique et théoriquement impossible à résoudre (i.e. problème d'instabilité du système re-entrant) (Kumar, 1994 ; Kumar et Kumar, 2001).



**Figure 1.** Séquence des étapes de la fabrication des wafers

En plus de la nature re-entrant du processus de fabrication de wafers, d'autres facteurs rendent la gestion des opérations particulièrement difficile dans la pratique (Kumar, 1994 ; Uzsoy *et al.*, 1992, 1994 ; Johri, 1993 ; Duenyas *et al.*, 1994):

- Rendements aléatoires: Les rendements du processus de fabrication sont incertains et peuvent varier du fait de problèmes sur les équipements de production ou les conditions environnementales de la salle blanche. Lors de l'étape de test, il y a aussi des conditions non-optimales qui peuvent dégrader le produit. Les prévisions des rendements de la fabrication pour les produits bien établis ne sont pas difficiles puisqu'on peut utiliser des données historiques. Cependant, la constante introduction de nouveaux produits et de nouvelles technologies en fait un problème très complexe.
- Caractéristiques diverses des équipements: Les caractéristiques des équipements utilisés pour la fabrication de wafers sont très diverses: machines



avec temps de préparation (set-up times) très variables, machines à traitement par batch, machines séquentielles, etc.

- Gestion de la maintenance: Comme indiqué précédemment, la fabrication de wafers est un environnement high tech où les machines utilisées sont extrêmement sophistiquées. Donc, même si un calendrier de maintenance préventive est bien établi, elles sont très souvent à l'arrêt suite à une panne inattendue ou en calibrage suite à un produit hors spécifications.
- Production et Recherche & Développement (R&D) partagés dans les fabs: En raison du développement constant de nouveaux produits et procédés, les mêmes équipements dans la fab sont utilisés à la fois pour le traitement de wafers dédiés à la production (i.e. livré aux clients), que pour les wafers dédiés à la recherche et développement et d'ingénierie pour le test et la qualification des machines. Cette confusion augmente à cause du conflit entre les objectifs de la production et des ingénieurs de développement.
- Disponibilité et maintenance des données de la production: Du fait de la quantité de données à traiter dans les fabs, l'obtention et la gestion de l'information sont des tâches très compliquées et ardues.

### 3. OBJECTIF DE L'ARTICLE ET APPROCHE MÉTHODOLOGIQUE

#### 3.1 Objectif de l'article

Le travail présenté dans cet article s'inscrit dans une démarche formelle d'analyse et d'optimisation de la performance industrielle dans la fabrication de semi-conducteurs. Notre travail est en fait composé de plusieurs grandes étapes, comme illustré par la figure 2. En raison de la complexité intrinsèque de cet environnement industriel, dans cet article, notre objectif est de conceptualiser, à l'aide de méthodologies formelles de modélisation, tous les composants d'une unité de production de wafers semi-conducteurs. Selon la terminologie définie par Jacobson et Yücesan (1999), cette partie de notre travail constitue la spécification du modèle lors d'une démarche d'analyse par la simulation et d'optimisation. Notre modèle conceptuel nous permet donc de savoir comment notre système est constitué et ce que notre système fait. Comme décrit par ces auteurs, à partir du modèle conceptuel, l'étape suivante est de développer l'implémentation du modèle. Dans notre démarche globale (voir figure 2), nous sommes allés plus loin en mettant aussi en œuvre une méthodologie d'optimisation




Figure 2. Démarche globale d'analyse et d'optimisation

des paramètres critiques pour la gestion globale du système de fabrication (Montoya-Torres, 2005).

Comme indiqué plus haut, le travail présenté dans cet article se limite à la conceptualisation de l'unité de production microélectronique. Pour ce faire, dans un premier temps, nous nous focalisons sur le système physique de production, ainsi que sur son système de supervision. L'objectif de cette première phase de la modélisation est d'identifier les entités du système et les interactions entre ces entités. Cette partie de notre démarche constitue le niveau macro de la modélisation. Dans un deuxième temps, nous modélisons au niveau micro tout le processus de fabrication automatisée des wafers. Ce dernier permet d'avoir une vision détaillée des interactions entre les entités dynamiques du système (i.e. lots de fabrication) et les ressources de production de la fab.

En raison des concepts présentés ci-avant, le contenu de cet article est donc complémentaire au travail présenté dans Montoya-Torres, 2006 ; Montoya-Torres et Dauzère-Pérès, 2006 et Montoya-Torres *et al.*, 2006.

### 3.2 Approche méthodologique

L'ensemble des travaux présentés dans cet article s'appuie sur des méthodologies formelles de modélisation, comme illustré par la figure 3. En particulier, pour la modélisation du système (physique et de supervision) de production, nous utilisons la « Process-Interaction Approach », tandis que pour le processus de fabrication, nous développons un modèle basé sur les réseaux de Petri. La pertinence de l'utilisation de ces deux méthodologies pour la modélisation à des fins de simulation a été discutée par différents auteurs, e.g. (Rooda, 2000 ; van Campen, 2001 ; Schruben et Yücesan, 1993). Afin de faciliter la compréhension, avant d'appliquer ces méthodologies à l'unité de production de wafers, nous présentons succinctement les « briques élémentaires » des modèles utilisés.




Figure 3. Approche méthodologique de modélisation

## 4. MODÉLISATION DU SYSTÈME DE FABRICATION

### 4.1 La Process-Interaction Approach

La « Process-Interaction Approach » est un formalisme de modélisation de systèmes industriels qui a été conçu par une équipe de chercheurs dirigée par le Prof. Dr. J. E. Rooda à l'Université de Technologie d'Eindhoven, au Pays-Bas (Overwater, 1987 ; Rooda, 2000). Le principal objectif de cette approche est de conceptualiser les notions relativement vagues des systèmes industriels et des outils de production dans l'optique d'une application bien précise de modélisation et d'analyse des systèmes complexes de production. L'avantage le plus important de cette méthodologie consiste à prendre en compte à la fois le système physique et le système de supervision de la production, ainsi que leurs interactions. Dans une représentation graphique du système étudié, les cercles représentent les objets ou entités (appelés « process ») du système, tandis que les flèches sont le symbole des interactions que développent entre eux les process (informations, ordres, transport de matériaux ou d'énergie, etc.). Chaque process peut ainsi être divisé en plusieurs autres process jusqu'au moment où il n'est plus possible de descendre dans la hiérarchie parce que l'on atteint les process élémentaires ou indivisibles. Cette méthodologie a déjà été appliquée dans les semi-conducteurs pour la



modélisation d'une fab à l'étape de conception (van Campen, 2001) et à l'analyse focalisée du système de pilotage de machines type cluster (Ansquer, 1996) utilisées par le procédé de déposition. Comme indiqué précédemment, la nouveauté de notre travail concerne l'intérêt que nous portons à la modélisation de l'intégralité de l'unité de fabrication: système physique et système de supervision.

## 4.2 Modèle du système physique de production

L'environnement dans lequel l'entreprise opère est appelé le marché. Le marché comporte des donneurs d'ordres (ou clients) et des fournisseurs (voir figure 4). Le modèle du marché contient ainsi un ensemble de clients (Clients), un ensemble de fournisseurs (Fournisseurs) et une unité de fabrication de wafers semi-conducteurs (Fab). L'unité de fabrication interagit également avec l'environnement naturel. L'unité de fabrication se comporte à la fois comme un donneur d'ordres pour ses fournisseurs et comme un fournisseur pour clients. Elle reçoit des ordres de produits finis (wafers) venant de ses clients et envoie des ordres de matières premières à ses fournisseurs. Ces derniers délivrent ainsi ces matières premières (wafers vierges, produits chimiques, énergie, etc.), qui sont ensuite transformées par l'unité de fabrication afin de livrer le produit fini (wafers) aux clients. Ceci est le niveau le plus agrégé.




Figure 4. Environnement de l'unité de fabrication

En regardant plus en détail, l'unité de fabrication (Fab dans la figure 4) peut être décomposée en un ensemble de ressources de production (FabResources) et un système de supervision et de pilotage de la fabrication (FabController), comme illustré dans la figure 5. Le système physique de production

(FabResources) reçoit des messages de son système de supervision (FabController), qui envoie des tâches à réaliser au système de fabrication et coordonne l'approvisionnement des matériaux nécessaires à la fabrication. Le système de production envoie des signaux au système de supervision concernant les états de l'équipement de fabrication (i.e. achèvement des tâches, disponibilité des machines). Étant donné que la capacité de fabrication est fixe, le superviseur de production doit s'assurer que les ressources ne sont ni surchargées ni sous-utilisées. Ceci est réalisé grâce à un suivi régulier du système à l'aide d'un ensemble d'indicateurs de performance appropriés. Dans la fabrication des wafers semi-conducteurs, les indicateurs le plus souvent utilisés sont le temps de cycle et sa variance, le niveau des en-cours, le taux d'utilisation des machines, entre autres.




Figure 5. Modèle du système de fabrication (Fab)

Le système physique de fabrication (FabResources) peut être décomposé comme illustré dans la figure 6. Celui-ci est constitué d'un ensemble d'étagères pour le stockage des lots de wafers en cours de fabrication (FabStorage), d'un ensemble de machines usuellement regroupées par familles (WorkCenters), et d'un système automatisé de transport (FabTransporters). Chaque process WorkCenters est composé de plusieurs machines identiques qualifiées pour exécuter les opérations. Chaque groupe de machines (WorkCenters) correspond à chacune des familles (i.e. photolithographie, gravure, etc.). À l'intérieur de ces groupes, les machines peuvent être catégorisées en plusieurs types selon leur fonctionnalité. Dans notre modèle, nous distinguons les machines à traitement par batch et les machines séquentielles.

Les premières correspondent aux machines capables d'exécuter plusieurs lots à la fois, tandis que les deuxièmes sont des machines qui ne peuvent traiter qu'un lot à la fois. Le process FabTransporters est nécessaire pour le transfert des lots entre les opérations exécutées sur les machines (i.e. pour transporter les lots entre les différentes familles WorkCenters). Il est ainsi composé d'une flotte de véhicules et d'un système de pilotage. Le routage des lots à travers le système (physique) de production ne fait pas partie du processus de fabrication, et en conséquence, n'ajoute pas de valeur au produit final (mais sans lui, aucune valeur n'est ajoutée). La destination du produit en cours de fabrication est déterminée par le superviseur de production (FabController). De cette façon, dans une unité de fabrication automatisée, c'est le superviseur de production qui décide quelle ressource exécute quelle opération et qui suit l'avancement de la production en temps réel. Une description à un niveau plus détaillé sera présentée dans la section 5 où nous pourrons voir également comment les entités dynamiques du système (lots de fabrications) interagissent avec les composants physiques (FabResources).




Figure 6. Modèle FabResources

### 4.3 Modèle du système de supervision

Le modèle du système de supervision de production (FabController) est illustré par la figure 7. Il est divisé en plusieurs sous-systèmes selon les types de fonctions qui doivent être réalisées. Certaines fonctions existent en tant que sous-systèmes individuels, tandis que d'autres sont incorporées dans plus d'un sous-système. Le superviseur doit coordonner les activités des différentes ressources dans l'unité de

fabrication et donc prend des décisions concernant les actions qui doivent être réalisées par ces dernières. Les tâches du superviseur sont la planification, l'ordonnancement et dispatching, et le suivi de la production. Les difficultés associées à la planification et à l'ordonnancement/dispatching sont de nature combinatoire et sont la cause des écarts entre les résultats prévus et les résultats réels obtenus par le système de fabrication (Smit, 1992).




Figure 7. Modèle du système de supervision (FabController)

Dans la littérature, plusieurs définitions existent pour la tâche de planification (Kempf, 1989 ; Askin et Goldberg, 2002). Nous pouvons considérer que la planification est divisée en sous-tâches telles que la planification de la capacité et du processus de production, les achats et le suivi (Smit, 1992). La planification de la capacité assure un niveau d'utilisation des ressources pour la fabrication plus ou moins constant au cours du temps, et décide si un ordre de fabrication peut être accepté ou non. La planification du processus de production définit la façon dont les matières premières sont transformées tout au long de la fabrication. La fonction achat gère la commande de ces matières premières aux fournisseurs. Enfin, la fonction de suivi permet de déterminer la prochaine opération qui doit être réalisée sur une pièce à partir du plan de fabrication et de l'information concernant le statut du produit.



L'ordonnancement de la production consiste à définir une date de début et une date d'achèvement pour chaque opération devant être réalisée sur les produits, ainsi que la spécification des ressources qui doivent être utilisées. L'allocation des ressources dépend de la gamme de fabrication du produit, de la qualification des machines pour exécuter les opérations et de la capacité de production disponible dans le système. Le dispatching concerne le suivi en temps réel de l'état des ressources et de la fabrication.

Deux composants très importants à l'intérieur du FabController sont le MES (Manufacturing Execution System) et le MCS (Material Control System). Le MES contrôle tous les processus de l'unité de fabrication, y compris le niveau d'en-cours et le statut des ressources en s'appuyant sur une base de données, tandis que le MCS contrôle le système automatique pour le transport des lots. En effet, le MES a les informations concernant la route à suivre par les lots et les instants auxquels les lots doivent être traités sur les machines. Le MCS utilise ensuite ces informations et détermine les destinations et mouvements des lots dans le système. De cette façon, le lancement de nouveaux lots et l'ordonnancement des machines est possible grâce aux informations contenues dans leurs bases de données, ce qui permet aussi la gestion du niveau des encours.

Le transport des lots dans le système peut être réalisé de façon manuelle ou automatique. Puisque nous étudions une unité de fabrication automatisée, notre modèle part donc de l'hypothèse que le transport des lots est réalisé par un système automatique. La gestion de ce système (i.e. le routage et l'affectation des chariots) est effectuée par le VCS (Vehicle Control System).

Comme nous avons pu remarquer, il existe différentes hiérarchies dans le modèle. Toutes les décisions pour la gestion du système de production doivent être prises par le système de supervision (FabController). Puisque le système de production est usuellement géré de façon hiérarchisée, l'algorithme utilisé pour sa gestion est lui aussi de type hiérarchisé.

Cette hiérarchie et les relations entre les différents composants du système de gestion nous permettent de déterminer les paramètres et les variables à considérer pour évaluer la performance du système lors d'une étude plus fine des règles de gestion du système automatique de transport des lots ou pour l'ordonnancement de la production. De plus, cette démarche de conceptualisation permet de mieux comprendre les interactions entre les composants physiques (e.g. machines, transporteurs, lots) et logiciels (e.g. logiciels de pilotage) de la fab.

## 5. MODÉLISATION DU PROCESSUS DE FABRICATION

Une fois identifiés les composants principaux du système physique et de supervision de la fab, nous pouvons nous focaliser sur la compréhension du processus de fabrication lui-même. Le principal intérêt de la modélisation présentée ci-après est d'analyser plus en détail la façon dont le système physique (précédemment nommés FabRessources, FabTransporters, FabStorage) interagit avec le système de supervision de la fab (FabController). Pour ce faire, nous utilisons les réseaux de Petri comme formalisme de modélisation.

### 5.1 Une approche par les réseaux de Petri

Le concept de réseau de Petri (RdP) a été fortement utilisé pour la modélisation et l'analyse des systèmes de production, comme les ateliers flexibles (Murata, 1989) et très récemment pour l'étude de certaines étapes de la fabrication de circuits intégrés (Montoya-Torres *et al.*, 2006). La représentation graphique des RdP permet de visualiser les activités dynamiques des systèmes complexes (e.g. la fabrication de wafers). Cette visualisation est réalisée à l'aide de jetons qui sont introduits dans le réseau. À partir de ce réseau graphique, nous pouvons décrire le comportement du système.

Dans la définition de RdP ordinaires, les notions de temps et de diversité de jetons ne sont pas prises en compte. Si le temps est considéré, l'évolution d'un RdP temporisé ne dépend pas uniquement de l'état du réseau, mais aussi de l'état de l'environnement. Un RdP temporisé est ainsi utile pour l'évaluation des performances du système modélisé. Dans les RdP colorés un identificateur (couleur) est associé à chaque jeton d'une place. Chaque transition peut être franchie de différentes manières représentées par les différentes couleurs de franchissement associées à la transition.

Pour la modélisation du processus de fabrication de wafers, nous utilisons une représentation basée sur un réseau de Petri coloré et temporisé (RdPCT). Certains auteurs ont utilisé les réseaux de Petri pour modéliser certaines étapes du processus de fabrication de wafers, e.g. gravure (Jeng *et al.*, 1998 ; Liu *et al.*, 2005), test (Xiong et Zhou, 1998), diffusion (Lin et Huang, 1998). Becker (2003) propose un réseau de Petri très complexe pour modéliser tout le processus de fabrication de wafers. Les différents équipements et étapes du processus de fabrication sont considérés dans son modèle. Les activités de transport, cependant, sont modélisées de façon très simpliste uniquement à l'aide d'une transition temporisée stochastique. De plus, tel que le dit l'auteur lui-même, la taille du réseau est très importante et donc pas vraiment utile lorsqu'on désire effectuer une analyse des performances. En définissant un type particulier de places et de transitions, Chen *et al.* (2001) ont simplifié la modélisation en réseaux de Petri de toute une fab. Dans leur modèle, cependant, les contraintes associées au transport de wafers ne sont pas considérées. D'autres auteurs ont tenté de modéliser le système de transport de façon détaillée (Kuo, 2002 ; Liao *et al.*, 2004), mais sans prendre en compte les équipements de fabrication (machines). Nous présentons ici une extension du modèle proposé dans Chen *et al.* (2001), dans lequel nous intégrons à la fois toutes les étapes de fabrication et les activités associées au transport des wafers dans la fab.

Formellement, un réseau de Petri coloré temporisé (RdPCT) est en fait un graphe biparti défini par un 6-uplet  $RdPCT = (P, T, C, I, O, M)$ , où :

$P = P_i \cup P_c$  est l'ensemble des places, avec  $P_i$  et  $P_c$  les ensembles des places ordinaires et des places communicantes, respectivement ;

$T = T_u \cup T_t \cup T_s \cup T_p \cup T_m$  est l'ensemble de transitions, avec  $T_u$  l'ensemble de transitions ordinaires,  $T_t$  et  $T_s$ , respectivement, les ensembles de transitions temporisées déterministes et stochastiques,  $T_p$  l'ensemble de transitions de registre des couleurs,  $T_m$  l'ensemble de macro-transitions (i.e. l'agrégation d'un processus plus complexe) ;

$C$  est l'ensemble des couleurs ;


$I$  est l'ensemble des arcs d'entrée aux places et aux transitions ;

$O$  est l'ensemble des arcs de sortie des places et des transitions ;

$M$  est le vecteur de marquage initial

$$P \cup T = \emptyset \text{ et } P \cap T \neq \emptyset.$$

La représentation graphique utilisée pour notre RdPCT est illustrée dans la figure 8.




**Figure 8.** Notation graphique du RdPCT

## 5.2 Le modèle

Notre modèle est une extension du modèle proposé dans Chen *et al.* (2001), qui est focalisé uniquement sur l'ordonnancement de la production. Ici, nous considérons explicitement tous les composants



du système de transport des lots et l'ajoutons à la modélisation. Chaque lot qui entre dans l'unité de fabrication (salle blanche) a une séquence d'opérations prédéfinie par la technologie associée au type de produit qui doit être livré au client. Si nous ne faisons pas allusion à la couleur associée aux places ou transitions, alors la couleur de ces places  $p$  et ces transitions  $t$  est  $C(p) = C(t) = \{xzws \mid x \in X, z \in Z, w \in W, s \in S\}$ , où la couleur est codée comme une chaîne de caractères de la forme  $xzws$ , où  $X$  représente les gammes de fabrication,  $Z$  est le code du lot,  $W$  représente l'étape du processus de fabrication dans laquelle se trouve le lot de wafers, et  $S$  représente le type d'opération à réaliser. De cette façon, l'unité de production a été divisée en  $n$  familles de machines selon le type d'opération qu'elles sont qualifiées pour exécuter (voir figure 9). À l'instant initial, un jeton représentant un lot entre dans le système avec une couleur  $xzws_0$ . Ensuite, ce jeton est marqué avec la couleur  $xzws_1$  signifiant que la première opération à réaliser sera effectuée sur la famille de machines assignée dans la place *dispatchinglot* conformément à la route qu'il doit suivre dans le système. Avant d'arriver à la machine pour l'exécution de l'opération, le lot est transporté par le système automatique (macro-transition *amhs*). Une fois l'opération achevée, la couleur du lot est incrémentée d'une unité et le lot transporté à la famille de machines qualifiée pour exécuter l'opération suivante. Lorsque le produit est terminé, le jeton (lot) passe dans la place *end*. Cette description est représentée dans la figure 9. Les places et transitions figurant dans ce modèle ont les significations suivantes:



**Figure 9.** Modèle général du processus de fabrication des wafers

- *enterfab* est une place. Un jeton dans cette place représente un lot de plaquettes vierges qui entre dans le système avec une couleur spécifique selon la route de fabrication associée au type de produit à fabriquer (i.e.  $xzws_0$ ).
- *marking* est une transition de registre de couleurs. Lorsque cette transition est franchie, le jeton est marqué avec la couleur  $s$  qui correspond à la toute première opération à réaliser sur le wafer selon la gamme qu'il doit suivre.
- *dispatchinglot* est une place communicante qui peut être vue comme le système d'ordonnancement de la fabrication. Un jeton dans cette place doit être dirigé vers l'une des familles de machines selon l'opération à effectuer (i.e. la couleur du jeton) et la qualification des machines pour réaliser cette opération. Ce système a été décrit dans la section 4.3.
- *amhs* est une macro-transition qui correspond au transfert automatisé des lots entre les opérations de fabrication. Cette transition sera présentée plus en détail par la suite.
- *buffer<sub>j</sub>* ( $j=1,2,\dots,n$ ) est une place communicante. Elle représente la liste d'ordonnancement. Un jeton dans cette place est un lot attendant son traitement devant une famille de machines. Cette place contient aussi les règles de choix si plusieurs machines dans la famille sont disponibles pour exécuter une opération donnée. Ces règles sont principalement basées sur les priorités d'exécution des lots, i.e. FIFO (*First In First Out*), SPT (*Shortest Processing Time*), EDD (*Earliest Due Date*), CR (*Critical Ratio*).
- *operation<sub>j</sub>* ( $j=1,2,\dots,n$ ) est une macro-transition qui représente le processus d'exécution d'une opération sur le wafer. Cette transition sera analysée par la suite.
- *out* est une place communicante. Un jeton dans cette place est un lot qui a fini le traitement de l'opération en exécution. Le jeton peut ainsi franchir l'une des deux transitions et aller soit à

*nextoper*, soit à *complete*, selon qu'il ait à réaliser une nouvelle opération ou qu'il ait fini son cycle de production, respectivement.

- *nextoper* est une transition de registre. Lorsqu'elle est franchie, la couleur du jeton est incrémentée d'une unité. Elle représente l'achèvement d'une opération sur un lot (jeton) qui passe maintenant à son opération suivante.
- *complete* est une transition de registre. Elle est franchie lorsqu'un lot (jeton) a fini toutes les opérations de sa gamme opératoire et passe ainsi à la place *end*.
- *end* est une place. Un jeton dans cette place veut dire que toutes les opérations nécessaires à la fabrication du produit souhaité ont été accomplies et le produit fini peut être livré au client.

### Le transport des lots

Nous présentons maintenant le modèle du processus de transfert des lots de wafers qui correspond à la macro-transition *amhs* dans la figure 9. Les places et transitions du modèle présenté dans la figure 10 ont les significations suivantes:




Figure 10. Modèle du transport des lots

- *demandvehicle* est une place. Un jeton dans cette place est un lot qui demande un véhicule pour effectuer le service de transfert.


- *assignvehicle* est une transition stochastique. Son franchissement est possible s'il y a des véhicules disponibles pour le transfert et si un lot en a fait la demande. Son temps de franchissement dépend du temps d'attente pour l'arrivée d'un véhicule et du temps nécessaire au système de pilotage pour réaliser l'affectation d'un véhicule selon les règles définies dans le système, comme expliqué dans la section 4.3.
- *transfertlot* est une place. Un jeton dans cette place est un lot qui est transporté. Selon la destination finale (couleur du jeton), le lot peut être transféré soit vers une étagère pour stockage temporaire (la transition *travelstock* sera ensuite franchie), soit vers une machine (la transition *timetottravel* sera franchie). En cas de panne du véhicule, le transfert est interrompu et un jeton est dirigé vers la transition *failuretravelling*.
- *timetottravel* est une transition stochastique. Le temps de franchissement dépend du temps nécessaire au transfert du lot entre sa localisation actuelle et sa destination finale (la machine).
- *travelstock* est aussi une transition stochastique et son temps de franchissement dépend du temps nécessaire pour le transfert du lot vers la zone de stockage temporaire.
- *stocker* est une place. Un jeton dans cette place est un lot stocké de façon temporaire dans une étagère (stocker).
- *stockercapacity* est une place. Elle est marquée à l'instant initial car elle représente la capacité de stockage temporaire de lots.
- *storage* est une transition stochastique correspondant au temps qu'un lot a passé en stockage avant d'être transféré vers une opération. Le franchissement de cette transition génère deux jetons. Le premier est le lot qui va maintenant vers la place *dispatchinglot* afin qu'il puisse être dirigé vers sa prochaine opération. Le deuxième jeton correspond à la place dans le stocker qui vient d'être libérée par le lot et se dirige vers la place *stockercapacity*.



- *vehiclefleet* est une place marquée à l'instant initial. Le nombre de jetons dans cette place représente le nombre de véhicules disponibles pour effectuer les opérations de transfert.
- *repairvehOK*, *failurevehicle* et *failuretraveling* sont des transitions temporisées stochastiques. Le temps de franchissement de *repairvehOK* dépend du temps moyen pour la réparation du véhicule. Les temps de franchissement de *failurevehicle* et *failuretraveling* dépendent du temps moyen entre deux pannes. Si la transition *failuretraveling* est franchie, cela veut dire que la panne du véhicule s'est produite lorsqu'il transportait un lot. Dans ce cas, le véhicule est enlevé du réseau (pour éviter le blocage du tronçon) et le lot est placé dans la file d'attente de la machine (place *buffer\_j*).
- *repairvehicle* est une place. Les jetons dans cette place représentent des véhicules en réparation.

## Exécution de lots sur les machines

Le RdPCT pour le traitement des lots sur les machines est illustré dans la figure 11 ci-après. Cette représentation correspond à la macro-transition *operation\_j* de la figure 9. Les significations des places et transitions sont les suivantes:



**Figure 11.** Modèle de la fabrication des lots

- *enter\_j* ( $j=1, \dots, n$ ) est une transition ordinaire qui est franchie lorsqu'un lot (jeton) doit commencer son traitement sur une machine.
- *betimecritical\_j* ( $j=1, \dots, n$ ) est une place. Un jeton dans cette place (avec n'importe quelle couleur) correspond à un lot avec une priorité d'exécution

sur la machine plus importante car il va bientôt dépasser une contrainte de traitement. Un jeton dans cette place empêche le franchissement de la transition *enter\_j*.

- *timercritical\_j* ( $j=1, \dots, n$ ) est une transition temporelle déterministe qui sera franchie par un jeton se trouvant dans la place *buffer\_j* et qui a dépassé le délai d'attente pour l'exécution d'une opération. Le temps nécessaire au franchissement de cette transition dépend de la couleur du jeton (i.e. si l'opération à exécuter nécessite une attente ou ne peut pas excéder une limite de temps).
- *entercrit\_j* est une transition ordinaire. Elle est franchie si et seulement s'il y a une machine disponible dans *machines\_j* afin qu'un lot se trouvant dans *betimecritical\_j* commence son traitement. Après le franchissement, le jeton sera placé dans *setup\_j*.
- *setup\_j* ( $j=1, \dots, n$ ) est une place. Un jeton dans cette place représente une machine prête à démarrer une opération.
- *setup\_time\_j* ( $j=1, \dots, n$ ) est une transition temporelle déterministe. Son temps de franchissement est donné par le temps de préparation de la machine selon la couleur (i.e. type de produit) du jeton qui va être traité. Ce temps est nul si la machine ne requiert pas de temps de préparation ou si la couleur du jeton arrivant et la couleur du jeton précédent sont les mêmes.
- *processing\_j* ( $j=1, \dots, n$ ) est une place. Un jeton dans cette place est un lot en exécution sur une machine. Si l'opération exécutée comporte aussi une inspection entraînant un refus du lot, alors le jeton doit franchir la transition *processfail\_j*. Si au contraire, le lot est conforme, alors il franchit la transition *processOK\_j*.
- *processOK\_j* ( $j=1, \dots, n$ ) est une transition temporelle déterministe. Le temps de franchissement est une fonction de la couleur (type d'opération) du jeton. Le franchissement représente donc l'achèvement de cette opération et génère deux jetons: le premier représente une machine qui

se libère et se dirige à la place *machines<sub>j</sub>*, tandis que le deuxième est le lot qui doit maintenant aller dans la place *out*.

- *processfail<sub>j</sub>* ( $j=1,\dots,n$ ) est aussi une transition déterministe. De façon similaire, le temps de franchissement de cette transition est fonction de la couleur du jeton. Lorsqu'elle est franchie, deux jetons sont créés: le premier va vers la place *dispatchinglot* afin de le re-ordonner pour une opération de reprise ; et le deuxième représente la libération de la machine et se dirige donc vers la place *machines<sub>j</sub>*.
- *machines<sub>j</sub>* ( $j=1,\dots,n$ ) est une place qui est marquée à l'instant initial. Les jetons dans cette place représentent les machines qualifiées disponibles pour effectuer l'opération  $j$ .
- *repair<sub>j</sub>* est une place. Un jeton dans cette place est une machine qui est en maintenance (préventive ou suite à une panne inattendue ou à un réglage).
- *repairOK<sub>j</sub>*, *failure<sub>j</sub>*, et *failureproc<sub>j</sub>* ( $j=1,\dots,n$ ) sont des transitions temporisées stochastiques. Le temps de franchissement de *repairOK* dépend du temps moyen de réparation (MTTR) de la machine. Les temps de franchissements des transitions *failure<sub>j</sub>* et *failureproc<sub>j</sub>* dépendent du temps moyen entre deux pannes. Le franchissement de la transition *failureproc<sub>j</sub>* veut dire que la machine est tombée en panne pendant le traitement d'un lot.

### Le traitement des batches

La description de la fabrication sur les machines à traitement par batch est un peu plus complexe, mais sa représentation est la même que la figure 11. La couleur de *enter<sub>j</sub>*, *setup<sub>j</sub>*, *entercrit<sub>j</sub>*, *setup<sub>j</sub>*, *processing<sub>j</sub>*, *failure<sub>j</sub>*, *processOK<sub>j</sub>* et *processfail<sub>j</sub>* dépend de la taille du batch. Par exemple, si la taille du batch est deux lots, alors la couleur est  $C(t)=C(p)=\{bx_1z_1w_1s_1x_2z_2w_2s_2 \mid b \in W, x_1, x_2 \in X, z_1, z_2 \in Z, w_1, w_2 \in W, s_1, s_2 \in S\}$ . La transition *enter<sub>j</sub>* (resp. *entercrit<sub>j</sub>*), avec

$j=1,\dots,n$ , est une transition ordinaire. Un jeton franchissant cette transition représente un batch pour une opération normale (resp. urgente dû à une fenêtre de temps). Il doit y avoir deux jetons dans la place *buffer<sub>j</sub>* (resp. *betimecritical<sub>j</sub>*) avec les couleurs  $x_1w_1z_1s_1$ ,  $x_1 \in X$ ,  $z_1 \in Z$ ,  $w_1 \in W$ ,  $s_1 \in S$  et  $x_2w_2z_2s_2$ ,  $x_2 \in X$ ,  $z_2 \in Z$ ,  $w_2 \in W$ ,  $s_2 \in S$ , et un jeton dans la place *machines<sub>j</sub>* avec la couleur  $b \in W$ . Après franchissement, un seul jeton entrera dans la place *setup<sub>j</sub>* avec comme couleur  $bx_1z_1w_1s_1x_2z_2w_2s_2$  ou  $bx_2z_2w_2s_2x_1z_1w_1s_1$ .

## 6. CONCLUSIONS

Dans cet article, nous nous sommes intéressés à la modélisation conceptuelle d'une unité de fabrication de wafers semi-conducteurs. Nous avons utilisé des méthodologies formelles de modélisation pour mieux comprendre aussi bien le système physique de production et son système de supervision que le processus de fabrication lui-même. Ces modèles, qui facilitent à la fois la compréhension du système de gestion et de supervision de la production, constituent une base fondamentale pour le développement d'une étude simulatoire pour l'évaluation des performances. Cette partie du travail constitue donc la spécification du modèle lors d'une analyse quantitative par simulation. Notre modèle conceptuel nous permet ainsi de savoir ce que notre système fait. À partir des modèles présentés, il est possible d'effectuer une analyse détaillée de l'évolution dans le temps du système de fabrication à l'aide d'un programme de simulation à événements discrets. Cette partie constitue ainsi l'implémentation du modèle conceptuel, avec laquelle il est possible de voir comment fonctionne le système. Cette étude par simulation permettra de comparer des stratégies pour la gestion de la production, et en particulier, en intégrant les activités de production et de transport de plaquettes dans un environnement complètement automatisé. À partir des résultats obtenus par cette modélisation conceptuelle, il nous sera possible de développer cette démarche globale d'aide à la décision basé sur la simulation à événements discrets.



Dans cette démarche, nous envisageons un couplage de la gestion transport-production et l'implémentation in situ des méthodologies proposées.

## REMERCIEMENTS

Le travail présenté dans cet article est basé sur le travail de recherche effectué par l'auteur lors du développement de sa thèse de doctorat, co-financée par l'Association Nationale de la Recherche Technique (ANRT) sous contrat CIFRE n° 621/2002 et par la Communauté du Pays d'Aix, le Conseil Général des Bouches du Rhône et le Conseil Régional Provence Alpes Côte d'Azur dans le cadre du projet «Rousset 2003-2008».

## RÉFÉRENCES

- Ansquer R. Modélisation d'équipements de type « cluster » et application à l'étude des rendements, Projet de fin d'études, IUP Génie de Matériaux, Université d'Evry Val d'Essonne, France, 1996.
- Askin R. G. and Goldberg J. F. Design and analysis of lean production systems, John Wiley & Sons, Inc., 2002.
- Becker M. Modeling and simulation of a complete semiconductor manufacturing facility using Petri nets, Proceedings of the IEEE International Conference on Emerging Technologies and Factory Automation, 2003, Vol. 2, p. 153-156.
- Van Campen E. Design of a multi-process multi-product wafer fab, PhD dissertation, Technische Universiteit Eindhoven, The Netherlands, 2001.
- Chen J. H., Fu L. C., Lin M. H. and Huang A. C. Petri-Net and GA-based approach to modeling, scheduling, and performance evaluation for wafer fabrication, IEEE Transactions on Robotics and Automation, Vol. 17, n° 5, 2001, p. 619-636.
- Duenyas L., Fowler J. W. and Schruben L. W. Planning and scheduling in Japanese semiconductor manufacturing, Journal of Manufacturing Systems, Vol. 13, n° 5, 1994, p. 323-332.
- Hogg G., Fowler J. W. and Ibrahim M. Flow control in semiconductor manufacturing: A survey and projection of needs, Technical report 91110757A-GEN. International SEMATECH, 1991.
- Jacobson S. H. and Yücesan E. On the complexity of verifying structural properties of discrete event simulation models, Operations Research, Vol. 47, n° 3, 1999, p. 476-481.
- Jeng M. D., Xie X. and Chou S.W. Modeling, qualitative analysis, and performance evaluation of the etching area in an IC wafer fabrication system using Petri nets, IEEE Transactions on Semiconductor Manufacturing, Vol. 11, 1998, p. 358-373.
- Johri P. K. Practical issues in scheduling and dispatching in semiconductor wafer fabrication, Journal of Manufacturing Systems, Vol. 12, n° 6, 1993, p. 474-485.
- Kempf K. G. Manufacturing planning and scheduling: where we are and where we need to be, Proceedings of the 5th Conference on Artificial Intelligent Applications, 1989, p. 13-19, Invited presentation.
- Kumar P. R. Scheduling semiconductor manufacturing plants, IEEE Control Systems Magazine, Vol. 14, n° 6, 1994, p. 33-40.
- Kumar S. and Kumar P. R. Queueing network models in the design and analysis of semiconductor wafer fabs, IEEE Transactions on Robotics and Automation, Vol. 17, 2001, p. 548-561.
- Kuo C. H. Modelling and performance evaluation of an overhead hoist transport system in a 300mm fabrication plant, International Journal of Advanced Manufacturing Technology, Vol. 20, 2002, p. 153-161.
- Liao D. Y., Jeng M. D. and Zhou M. C. Petri net modeling and lagrangian relaxation approach to vehicle scheduling in 300mm semiconductor manufacturing, Proceedings of the 2004 IEEE International Conference on Robotics and Automation, 2004, p. 5301-5306.
- Lin S. Y. and Huang H. P. Modeling and emulation of a furnace in IC fab based on colored-timed Petri net, IEEE Transactions on Semiconductor Manufacturing, Vol. 11, 1998, p. 410-420.
- Liu H., Fung R. Y. K. and Jiang Z. Modelling of semiconductor wafer fabrication systems by extended object-oriented Petri nets, International Journal of Production Research, Vol. 43, n° 3, 2005, p. 471-495.
- Montoya-Torres J. R. Transport automatisé dans la fabrication de semi-conducteurs: Nouvelles approches de gestion tactique et opérationnelle, Thèse de doctorat, École des Mines de Saint-Étienne et Université Jean Monnet, Saint-Étienne, France, 2005.
- Montoya-Torres, J. R. Procedimiento jerárquico basado en optimización y simulación para la gestión de vehículos en sistemas automatizados de manufactura Ingeniería y Universidad, Vol. 10, n° 1, p. 77-96, Enero-Junio 2006.

- Montoya-Torres, J. R. and Dauzère-Pérès, S. Automated material handling in semiconductor factories using zone-based tactical vehicle location, Working paper, (submitted to IIE Transactions), 2006.
- Montoya-Torres, J. R., Dauzère-Pérès, S. and Vermariën, L. A consistency approach for vehicle planning and control in large unified automated material handling systems, *Progress in Material Handling Research*, p. 73-82. 2006. Material Handling Institute of America, USA.
- Murata T. Petri nets: properties, analysis and applications, *Proceedings of the IEEE*, n° 77, 1989, p. 541-580.
- Overwater R. Process and interactions, an approach to the modelling of industrial systems, PhD dissertation, Technische Universiteit Eindhoven, The Netherlands, 1987.
- Rooda J. E. Modelling Industrial Systems, Lecture notes, Technische Universiteit Eindhoven, The Netherlands, 2000, <http://se.wtb.tue.nl/documentation/>.
- Schruben L. and Yücesan E. Complexity of simulation models: A graph theoretic approach, *Proceedings of the 1993 Winter Simulation Conference*, 1993, p. 641-649.
- Smit H. A hierarchical control architecture for job-shop manufacturing systems, PhD dissertation, Technische Universiteit Eindhoven, The Netherlands, 1992.
- Uzsoy R., Lee C. Y. and Martin-Vega L. A. A review of production planning and scheduling models in the semiconductor industry. Part I: System characteristics, performance evaluation and production planning, *IIE Transactions*, Vol. 24, n° 4, 1992, p. 47-60.
- Uzsoy R., Lee C. Y. and Martin-Vega L. A. A review of production planning and scheduling models in the semiconductor industry. Part II: Shop-floor control, *IIE Transactions*, Vol. 26, n° 5, 1994, p. 44-55.
- Xiong H. H. and Zhou M. C. Scheduling of semiconductor test facilities via Petri nets and hybrid heuristic search, *IEEE Transactions on Semiconductor Manufacturing*, Vol. 11, n° 3, 1998, p. 384-393.