FASTSLIM: Prefetch-Safe Trace Reduction for I/O Cache Simulation
W. Jin, X. Sun, J. S. Chase
págs. 135-160
Achieving Per-Flow State Rate Allocation in Diffserv
M. Borrego, S.-Q. Li, N. Li
págs. 161-181
A Hybrid Technique for Accelerated Simulation of ATM Networks and Network Elements
L. Cuthbert, E. Liu, J. Schormans
págs. 182-205
págs. 206-232
© 2001-2024 Fundación Dialnet · Todos los derechos reservados