Descripción modular de un esquema de codificación concatenado para corrección de errores con programación de Hardware (2008) Sandoval Ruiz, Cecilia Esperanza Fedón, Antonio Ingeniare. Revista Chilena de Ingeniería Vol. 16 Núm. 2 Pág. 310-317
Ver en Dialnet
- Número de citas: 1 (0.0% autocitas)
Citas por clasificación CIRC
Otras citas sin clasificación CIRC: 0
Artículos citantes
| Artículo citante | Anualidad | Localización | Autores |
|---|---|---|---|
| Implementación de un Codificador y Decodificador Reed Solomon (204,188) en una Tarjeta FPGA con el Algoritmo de Euclides Modificado Vol. 3 Núm. 2 Pág. 35-42 | 2018 | Journal of Science and Research |
Oñate, Cristian
Lupera Morillo, Pablo Aníbal
|
* Último cálculo de métricas Dialnet: 08-Nov-2024
