Reverse engineering of real PCB level design using VERILOG HDL

• Autores: N Bourbakis, V. J. Gallardo, C Koutsougeras
• Localización: International journal of engineering intelligent systems for electrical engineering and communications, ISSN 0969-1170, Vol. 10, Nº 2, 2002, págs. 63-68
• Idioma: inglés
• Texto completo no disponible (Saber más ...)