Effects of low gate bias annealing in NBT stressed p-channel power VDMOSFETs.

• Autores: I. Manic, D. Dankovic, S. Djoric-Veljkovic, V. Davidovic, S. Golubovic, N. Stojadinovic
• Localización: Microelectronics reliability, ISSN 0026-2714, Vol. 49, Nº. 9-11, 2009, págs. 1003-1007
• Idioma: inglés
• Texto completo no disponible (Saber más ...)