Test Architecture Optimization for System-on-a-Chip under Floorplanning Constraints

• Autores: Makoto Sugihara, Kazuaki Murakami, Yusuke Matsunaga
• Localización: IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 87, Nº 12, 2004, págs. 3174-3184
• Idioma: inglés
• Texto completo no disponible (Saber más ...)