An Analysis for Fault-Tolerant 3D Processor Arrays Using 1.5-Track Switches

• Autores: T. Horita, Y. Kato, I. Takanami
• Localización: IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 91, Nº 2, 2008, págs. 623-632
• Idioma: inglés
• Texto completo no disponible (Saber más ...)