A 0.25 æm CMOS/SIMOX PLL Clock Generator Embedded in a Gate Array LSI with a Locking Range of 5 to 500 MHz

• Autores: H. Sutoh, K. Yamakoshi
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 82, Nº 7, 1999, págs. 1334-1340
• Idioma: inglés
• Texto completo no disponible (Saber más ...)