A Hierarchical Timing Adjuster Featuring Intermittent Measurement for Use in Low-Power DDR SDRAMs

• Autores: S. Hanzawa
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 85, Nº 8, 2002, págs. 1625-1633
• Idioma: inglés
• Texto completo no disponible (Saber más ...)