A 1R/1W SRAM Cell Design to Keep Cell Current and Area Saving against Simultaneous Read/Write Disturbed Accesses

• Autores: H. Yamaguchi, T. Suzuki, Y. Yamagami
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 90, Nº 4, 2007, págs. 749-757
• Idioma: inglés
• Texto completo no disponible (Saber más ...)