A 90 nm 48 x 48 LUT-Based FPGA Enahancing Speed and Yield Utilizing Within-Die Delay Variations

• Autores: K. Kobayashi
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 90, Nº 10, 2007, págs. 1919-1926
• Idioma: inglés
• Texto completo no disponible (Saber más ...)