0.3-1.5 V Embedded SRAM Core with Write-Replica Circuit Using Asymmetrical Memory Cell and Source-Level-Adjusted Direct-Sense-Amplifier

• Autores: A. Shibayama, H. Akamatsu, H. Yamauchi, T. Suzuki, Y. Yamagami, I. Hatanaka
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 88, Nº 4, 2005, pág. 630
• Idioma: inglés
• Texto completo no disponible (Saber más ...)