Error Identification in At-Speed Scan BIST Environment in the Presence of Circuit and Tester Speed Mismatch

• Autores: Yoshiyuki Nakamura
• Localización: IEICE transactions on information and systems, ISSN 0916-8532, Vol. 89, Nº 3, 2006, págs. 1165-1172
• Idioma: inglés
• Texto completo no disponible (Saber más ...)