Resumen de Análisis y síntesis de sistemas digitales descritos a nivel algorítmico

Pablo Pedro Sánchez Espeso, Eugenio Villar Bonet

• español

  La reducción en costos, la mejora de las prestaciones y el aumento de la fiabilidad, ganadas mediane el uso de una escala de integración creciente, obligan al diseñador al mayor aprovechamiento de estas posibilidades mediante el uso de nuevas arquitecturas, y sobre todo, nuevas herramientas y metodologías de diseño. Ello motiva el desarrollo de nuevas herramientas CAS de automatización del diseño en todos los niveles del proceso. En este sentido, en los últimos años se observa un desplazamiento del esfuerzo de diseño hacia niveles de descripción más altos. Este fenómeno está reforzado por la creciente automatización del diseño desde el nivel lógico al "layout". El proceso de diseño en sus etapas iniciales, especificación del algoritmo hardware a implementar y determinación de la arquitectura que lo implemente (síntesis algorítmica) sigue descansando principalmente en la habilidad del diseñador. El desarrollo de programas de síntesis automática a este nivel tendría dos ventajas principales. Por un lado, facilitaría la exploración del espacio de diseño permitiendo al diseñador comparar en poco tiempo distintas posibilidades y, por otro, asegurarían, por construcción, la corrección del diseño.

  En este artículo se realiza, en primer lugar, un estudio del estado actual de los sistemas de análisis y síntesis automática de sistemas digitales descritos a nivel algorítmico. Acto seguido se presenta la estructura y principales resultados obtenidos con el sistema PSAL (Programa de Sínteis Algorítmica), desarrollado en nuestro departamento. Este programa acepta una descripción algorítmica del sistema digital a diseñar en ISPS y genera una representación a nivel de transferencia de registros en DDL.

• English

  Cost reduction, improvement in performances and increase in reliability achieved by using larger integration scale compels the designer to use these possibilities to the full, employing new architectures and particulary new tools and design methods. This encourages the implementation of new CAD (Computer Aided Design) tools at all the design levels. At this respect, a deviation of design effort towards higher description levels has been observed over the past few years. This phenomenon is reinforced by the increasing availability of synthesis tools from logic level to layout. At its initial stages, the specification of the hardware algorithm t be implemented and the definition of the architecture which implements it (high level synthesis), the design process mainly still remains on the designer's skill. Implementation of automatic synthesis programs at this level would have two main advantages. First, an foremost, it would reduce the effort of the different possibilities in a short period of time and, secondly, it would ensure, by construction, the design correction.

  This paper firts and foremost proposes an insight into the present state os automated analysis and synthesis of digital systems described at algorithmic level. The structure and main results obtained using the PSAL system (Algorithm Synthesis Program) is then presented. This program, which has been developed at our department, accepts an algorithmic description of the digital system to be implemeted in ISPS and generates and architecture at register transfer level described in DDL.