Resumen de Diseño de una familia de pads

Antonio José Acosta Jiménez, Ángel Barriga Barros, Manuel Valencia Barrero, José Luis Huertas Díaz

• Se presenta una familia de pads multivaluados estáticos CMOS cuya principal característica es la reducción de área frente a sus equivalentes binarios (entre un 40 y un 50 %), manteniendo una alta capacidad de carga (hasta 1nF en el pad de salida). Presentan además un bajo consumo y buenas prestaciones temporales. Su uso está especialmente indicado para chips que necesiten gran cantidad de pines.