R. Pereira, Juan Antonio Michell Martín, José Manuel Solana Quirós
En este trabajo describimos las características de un barrel-shifter de 16 bits con arquitectura en pipeline, diseñado usando la estrategia TSPC e implementado con estilo full-custom utilizando una tecnología CMOS de 1.5 um. que permite el procesado de datos a alta velocidad. El diseño físico del circuito se ha simplificado con el uso de una única fase de reloj y mediante la reducción de las interconexiones.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados