En este trabajo se presenta un método para el análisis y detección de nodos redundantes en circuitos lógicos combinacionales. El metódo utiliza diagramas de decisión binaria ordenados para comprobar la equivalencia entre las funciones lógicas de los nodos redundantes. Se analiza la eficacia de los algorítmos propuestos aplicandolos a los circuitos de prueba ISCAS-85
© 2001-2024 Fundación Dialnet · Todos los derechos reservados