J. Carrabina, J. C. Calderón, F. Lisa, C. Pérez, F. Garrido, N. Avellana, E. Valderrama
En este artículo presentamos un sistema electrónico diseñado para la emulación de redes neuronales. Para su diseño se han tenido en cuenta dos restricciones básicas: sinapsis de valores discretizados (+1,0, -1) y neuronas de tipo umbral. Estas decisiones se traducen de manera directa en un incremento del número de neuronas y de la velocidad de proceso de la red. Las desventajas que resultan de estas restricciones se compensan con un algoritmo de aprendizaje más complejo que establece una correspondencia entre soluciones reales para las sinapsis y soluciones bipolares.
La unidad central del sistema es un ASIC diseñado de acuerdo con un nuevo algoritmo para la fase de relajación de las redes neuronales, de tipo secuencial, más rápido y con una característica de recuperación superior respecto a los existentes. Como resultado, el sistema diseñado tiene un tiempo de relajación reducido (100ms) para un elevado número de neuronas totalmente interconectadas (2048).
© 2001-2024 Fundación Dialnet · Todos los derechos reservados