Convertidor Digital de Bajada para Antenas Inteligentes

• Autores: Sheila Luisa Viqueira Bernal, Rolando Guerra Gómez, Yudelkis Oliva Velázquez, Francisco Marante Rizo
• Localización: Revista Científica de Ingeniería Electrónica, Automática y Comunicaciones, ISSN-e 0258-5944, ISSN 1815-5928, Vol. 38, Nº. 3, 2017, págs. 76-84
• Idioma: español
• Títulos paralelos:
  • Digital Down Converter for Smart Antennas
• Enlaces
  • Texto completo (pdf)
• Resumen
  • español

    Las antenas inteligentes adaptativas tienen la ventaja de mitigar las interferencias y, de esta forma, aumentar la capacidad de las comunicaciones inalámbricas; por lo que se reconoce como una tecnología prometedora para mejorar las prestaciones en los entornos móviles actuales. Este artículo presenta el diseño de un convertidor digital de bajada (DDC) para ser usado en sistemas de antenas inteligentes. Se propone el diseño flexible de un DDC basado en el uso de tecnologías como: field programmable gate array (FPGA) y radio definido por software; capaz de procesar señales moduladas en M-QAM, de esta manera, se obtienen razones de bit erróneo (BER) despreciables para niveles de Relación Señal a Ruido (SNR) de 5 dB, 15 dB y 20 dB usando QPSK, 16-QAM y 64-QAM respectivamente. Para su implementación se utilizó la tarjeta Spartan3E XC3S500Efg320 que fue programada mediante las herramientas MatLab y System Generator.

  • English

    Smart Adaptive Antennas have the advantage of reducing interference levels and because of increasing wireless communication capacity that is the reason why this technology is recognized as a promising one, which improves mobile environment benefits. In this article it is presented a Digital Down Converter (DDC) designed to be used on Smart Antenna Systems. It is proposed a flexible DDC design based on technologies such as: field programmable gate array (FPGA) and Software defined Radio; which is capable of processing M-QAM modulated signals, obtaining inconsiderable Bit Error Rates (BER) for Signal to Noise Ratio (SNR) levels of 5 dB, 15 dB and 20 dB using QPSK, 16 QAM and 64-QAM respectively. The XC3S500Efg320 board was used to implement the DDC that was programmed through MatLab and System Generator Softwares.