Resumen de Detección y diagnosis de fallos en circuitos dinámicos NORA CMOS con scan-path

Miguel A. Manzano, José Manuel Solana Quirós

• En este trabajo se describe una estrategia desarrollada para la generación de test en circuitos CMOS basados en la técnica dinámica NORA con diseño estructurado de tipo Scan. Asimismo, se muestra el modo de operación del conjunto de herramientas software que soportan la generación de vectores de test (a nivel lógico y a nivel de transistor), así como la diagnosis de fallos de tipo stuck-at en las líneas del circuito descrito a nivel lógico, o de los tipos stuck-at, stuck-open y stuck-on si la descripción es a nivel de transistores MOS.