Estructuras de test y modelado de fallos en Mares de Puertas [SOG]

• Autores: M. J. López, Salvador Bracho
• Localización: VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, 1992, págs. 251-256
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • Los Mares de Puertas representan una nueva generación de Matrices de Puertas y aparecen para optimizar la utilización de silicio en este tipo de dispositivos. En su estructura, los Mares de Puertas introducen dos conceptos: la arquitectura sin canales y el aislamiento de puertas.

    Existen técnicas de diseño para testabilidad en Matrices de Puertas, pero estas técnicas estan poco desarrolladas en Mares de Puertas. En este trabajo planteamos un modelo de fallos realista adaptado a este tipo de estructuras y proponemos el desarrollo de una metodología de autotest determinista. Definimos unas restricciones al diseño para hacer más fácilmente testable el Mar de Puertas.