El avance de los circuitos secuenciales hace necesario el desarrollo de nuevos métodos de test. En el presente trabajo describimos la estructura y los algoritmos utilizados en el programa STG (generador de test secuencial). STG incluye mejoras sobre las técnicas presentadas hasta la fecha. Este programa forma parte de PLATINO, la herramienta de verificación avanzada de PLDs, actualmente en desarrollo en el Grupo de Microelectrónica de la Universidad de Cantabria.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados