Antonio Hernández Ballester, Luis Gómez Déniz, Antonio Núñez Ordóñez
En este artículo se presenta un modelo cuasi-analítico para la evaluación de la respuesta transitoria de inversores DCFL implementados con MESFETs sobre GaAs. El desarrollo del modelo está basado en hipótesis simplificadoras que permiten obtener soluciones analíticas para las ecuaciones dinámicas que describen la respuesta de la puerta lógica. El patrón frente al que se evalúa la bondad del modelo es SPICE. El tiempo de cómputo requerido es de un orden de magnitud inferior al transcurrido en una simulación SPICE.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados