Este trabajo investiga la generación de vectores de test (TPG) para circuitos lógicos en los que los errores lógicos producidos se deben a interferencias de crosstalk. Se presenta un método algebraico y otro algorítmico para TPG en circuitos combinacionales. En una segunda parte se modelan los efectos de la impedancia común aplicados a puertas básicas.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados