Front-end digital para analizador-demultiplexor de la jerarquía PCM de 140Mb/s

• Autores: Onofre Molino
• Localización: VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, 1992, págs. 461-462
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • Con objeto de simplificar al máximo la fabricación de un equipo analizador demultiplexor portátil de la jerarquía PCM de 140 Mb/s, se ha desarrollado un circuito integrado que resuelve el tratamiento de la señal a esta velocidad y entrega a su salida señales de 34Mb/s , más fácilmente manejables con otros dispositivos CMOS.