Resumen de Diseño de un circuito integrado para la sincronización de datos a alta velocidad

L. García, R. Burriel, Octavio Nieto-Taladriz

• El trabajo que se presenta es el desarrollo de un sincronizador de fase automático para circuitos en los que las entradas de datos de alta velocidad funcionan con una frecuencia de reloj igual a la del circuito emisor. Su principal característica es que ha sido diseñado para ser asociado a cada una de las entradas de datos de alta velocidad, pudiendo integrarse en el mismo ASIC que implementa el tratamiento de dichas señales.

  Este sincronizador puede ser utilizado como una célula más en el diseño de circuitos integrados a la medida que ha de sintonizarse a la velocidad del reloj a la que se desee utilizar. La principal ventaja de esta solución radica en el hecho de utilizar un menor número de componentes que los circuitos convencionales de extracción de reloj (lo que implica un menor coste), ya que se ha jugado la baza de estar específicamente diseñado para un reducido ancho de banda en altas frecuencias.