Se realiza un análisis de la testabilidad de una biblioteca de celdas CMOS comprobando que se reduce la probabilidad de aparición de defectos no detectables con un modelo de fallos stuck-at.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados