Resumen de Síntesis lógica de circuitos secuenciales con distintas estructuras de test
En este trabajo, se presenta una herramienta automática de Síntesis Lógica para circuitos secuenciales descritos por medio de máquinas de estado finito que sintetiza los mismos incorporando una estructura BIST basada en autómatas celulares, funcionando como generadores de vectores aleatorios a la entrada y analizadores de firmas a la salida.
Se trata de una herramienta que incorpora aspectos básicos de Síntesis Lógica y Test de máquinas de estado finito, relativos a la minimización del número de estados, asignación de estados (codificación) y optimización lógica combinacional, junto con aspectos avanzados de diseño para test (DFT)
