Eduardo Boemo Scalvinoni, Fernando Barbero Díaz, J. Faura, Juan M. Meneses Chaus, Carlos Alberto López Barrio
En este trabajo se presenta un sistema integrado para diseño de filtros FIR de alta velocidad, compuesto por un chip programable unido a un programa de síntesis de coeficientes y configuración del hardware. La arquitectura del chip es altamente regular, expandible, parametrizable y su control totalmente distribuido. El filtro puede programarse mediante un PC o una EPROM. El circuito ha sido fabricado en Standard Cells de 1,5μ de ES2.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados