Resumen de Un algoritmo para la generación del layout de circuitos analógicos
Juan A. Prieto, José María Quintana Toledo, Adoración Rueda Rueda, José Luis Huertas Díaz
En este trabajo presentamos un algoritmo de optimización que trata de forma simultánea el problema de colocación (placement) y de estimación realista del conexionado global (global routing), en un estilo de layout de macroceldas que incluye restricciones analógicas. El proceso de optimización se basa en el algoritmo de enfriamiento simulado (Simulated Annealing). Para cada solución intermedia generada, evaluamos la colocación física de las celdas y realizamos una estimación del conexionado global. La idea base, que junto con una acertada heurística ha dotado al algoritmo de una gran eficiencia, consiste en mantener la misma estructura básica de representación para ambos problemas (estructuras slicing). Este método, nos permite conocer las características analógicas de las soluciones intermedias generadas, pudiendo así imponer condiciones de simetría y penalizar cruces de líneas sensitivas y ruidosas.
