Resumen de Interacción diseño-test en la síntesis de circuitos integrados VLSI
Carlos Jesús Jiménez Fernández, Santiago Sánchez Solano, L. Suárez, J.M.l Mora
Se discute una estrategia de test de prototipos de circuitos integrados para aplicaciones específicas, basadas en la utilización de vectores de test equivalentes a los patrones de excitación utilizados en la fase de verificación funcional del diseño. Se describe asimismo la realización de una herramienta de CAD que facilita la traslación automática de dichos vectores de test desde el entorno de diseño de Cadence hacia el sistema de caracterización de circuitos integrados HP-82000 de Hewlett-Packard. Al estar basada esta aplicación en el lenguaje de descripción de estímulos STL, su utilización es independiente del simulador lógico que se utilice en el diseño.
