Juan Goicolea, María Ángeles Salas, Serafín Olcoz Yanguas, Denis Navarro, Armando Roy Yarza
Esta comunicación presenta el trabajo desarrollado en el proyecto IDeAS (Implementación De Arquitectura SPARC tm). Por una parte, la realización de un chip correspondiente a la Unidad de Enteros de la arquitectura SPAR, desde su descripción algorítmica hasta su descripción en puertas lógicas en VHDL. Por otra parte, la puesta en marcha de una metodología de diseño apoyada en el uso de VHDL y herramientas de simulación y síntesis.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados