Una Implementación Hardware Optimizada Para El Operador Exponeación Modular

• Freddy Bolaños Martínez ^[1] ; Álvaro Bernal Noreña ^[1]
  1. [1] Tecnologías
• Localización: DYNA: revista de la Facultad de Minas. Universidad Nacional de Colombia. Sede Medellín, ISSN 0012-7353, Vol. 75, Nº. 156, 2008, págs. 55-63
• Idioma: español
• Títulos paralelos:
  • A Hardware Optimized Implementation For The Modular Exponentiation operator
• Enlaces
  • Texto completo
• Resumen
  • español

    Este documento muestra la optimización del operador Exponenciación Modular, aprovechando la gran flexibilidad de diseño que ofrecen el lenguaje VHDL y los dispositivos tipo FPGA. Debido a que el diseño se hace en un entorno limitado en hardware, la función de costo usada para la optimización considera tanto el tiempo de ejecución (desempeño) del operador, como el área ocupada por el mismo. La optimización se hace teniendo en cuenta tres alternativas distintas para la implementación del operador. Finalmente se comparan estas alternativas en términos de las funciones de costo asociadas a cada una y se discute la viabilidad de su implementación en entornos específicos.

  • English

    This paper shows the optimization of the Modular Exponentiation operator, taking advantage of design tools such as the VHDL language and FPGA devices. Since the implementation occurs in a hardware–limited environment, the cost function used regarding optimization purposes includes both the execution time of the operator and the area occupied by the design. Three alternatives for the Modular Exponentiation operator have been considered. These alternatives are then compared in terms of their associated cost functions. Finally, the feasibility of the implementation of such alternatives in specific environments is discussed.