Implementación asíncrona de las funciones mixcolumn e invmixcolumn del algoritmo de rijndael

• Rubén Darío Nieto Londoño ; Álvaro Bernal Noreña ^[1]
  1. [1] Universidad del Valle (Colombia)

     Universidad del Valle (Colombia)

     Colombia

     
• Localización: DYNA: revista de la Facultad de Minas. Universidad Nacional de Colombia. Sede Medellín, ISSN 0012-7353, Vol. 77, Nº. 162, 2010, págs. 281-291
• Idioma: español
• Títulos paralelos:
  • Asynchronous implementation of rijndael algorithm ́s mixcolumn and invmixcolumn functions
• Enlaces
  • Texto completo (pdf)
• Resumen
  • español

    Este artículo presenta resultados de la implementación asíncrona en FPGA (Field Programmable Gate Array)de las funciones de transformación de columna MixColumn e InvmixColumn, del algoritmo de Rijndael. Se usa la metodología para implementación de circuitos asíncronos de la herramienta conocida como Balsa, la cual permite descripción, síntesis y simulación funcional asíncrona de circuitos digitales. Se presentan resultados comparativos de área y desempeño de dos arquitecturas que realizan procesos de encriptación y desencriptación, la primera hace uso de las funciones sin optimizar y la segunda realiza ambos procesos usando recursos de hardware compartidos por ambas funciones. En la implementación asíncrona de todas las transformaciones se usan los protocolos de codificación dual-rail y1de4.

  • English

    This article presents the results of an asynchronous implementation of Rijndael AlgorithmMixColumnandInvMixColumn transformation functions inFPGA (FieldProgrammableGateArray). The methodology used for implementing asynchronous circuits is provided by the tool known as Balsa, which allows description, synthesis, and asynchronous functional simulation of digital circuits. Results are presented by comparing area and performance of two different architectures, which execute both encryption and decryption processes. The first architecture deploys the functions without optimization, whereas the second one executes encryption and decryption processes utilizing shared hardware resources for the two functions. The codification protocols,dualrailand 1of4, are implemented in all asynchronous transformations.