A Single Memristor-based TTL NOT logic

• Autores: Hirakjyoti Choudhury, Suvankar Paul, Deepjyoti Deb, Prachuryya Subash Das, Rupam Goswami
• Localización: Tecnología en Marcha, ISSN 0379-3982, ISSN-e 2215-3241, Vol. 36, Nº. Extra 6, 2023 (Ejemplar dedicado a: Edición especial IEEE Latin American Electron Devices Conference (LAEDC)), págs. 88-94
• Idioma: inglés
• Títulos paralelos:
  • Una única lógica NOT TTL basada en Memristor
• Enlaces
  • Texto completo (pdf)
• Resumen
  • español

    Este artículo presenta un circuito de puerta NO lógica basado en un solo memristor y lo analiza para diferentes muestras biológicas memristivas basadas en resistencias extraídas. La representación simple de voltaje de resistencia del memristor en el circuito lógico se usa para formular una metodología para ajustar los parámetros del circuito de acuerdo con los valores de voltaje TTL. El circuito lógico consta de dos resistencias en serie con el memristor. La entrada está conectada a un extremo del memristor y la salida se dibuja a través de la conexión en serie de la segunda resistencia y el memristor. La metodología consta de dos pasos, donde, en el primer paso, se examinan los voltajes de entrada TTL “bajos” lógicos, y en el segundo paso, se evalúa el circuito para voltajes de entrada TTL “altos” lógicos. La metodología revela que hay un valor de voltaje mínimo de entrada TTL “alta” más allá del cual la salida no cae dentro de la salida TTL lógica “baja”. La técnica propuesta puede extenderse para evaluar nuevos materiales memristivos para la lógica NOT basada en un solo memristor.

  • English

    This article presents a NOT logic gate circuit based on a single memristor, and analyzes it for different biological memristive samples based on extracted resistances. The simple resistor-voltage representation of the memristor in the logic circuit is used to formulate a methodology to tune the parameters of the circuit in accordance with TTL voltage values. The logic circuit consists of two resistors in series with the memristor. The input is connected to one end of the memristor, and the output is drawn across the series connection of the second resistor, and the memristor. The methodology comprises of two steps, where, in the first step, the logic ‘low’ TTL-input voltages are examined, and in the second step, the circuit is evaluated for logic ‘high’ TTL-input voltages. The methodology reveals that there is a mínimum voltage value of ‘high’ TTL-input beyond which the output does not fall within the logic ‘low’ TTL-output. The proposed technique may be extended to evaluate novel memristive materials for single memristor-based NOT logic.