A CAD-Based Investigation of Clock-Skew Hazards in Pipelined NORA Dynamic Logic Circuits

• Autores: F. Yuan
• Localización: Analog integrated circuits and signal processing: An international journal, ISSN 0925-1030, Vol. 40, Nº 1, 2004, págs. 103-108
• Idioma: inglés
• Texto completo no disponible (Saber más ...)