Resumen de Interfaz programable de comunicación serie asincrónica en FPGA
Alexander A. Suárez León, Danelia Matos Molina, Roger Rivero Labrada, Rubén López Noa, Berta Pallerols Mir
El presente artículo muestra el diseño, implementación y prueba de una interfaz programable de comunicación serie asincrónica en un FPGA. El diseño está orientado a emular de forma parcial el funcionamiento de los dispositivos de recepción transmisión asincrónica universal (UART) comerciales del fabricante Intel®. Se muestra la estructura interna de los bloques funcionales fundamentales y los resultados de la simulación funcional. Finalmente algunas aplicaciones y los principales aspectos distintivos del diseño son discutidos.
