Periodo de publicación recogido
|
|
|
A High-Speed and Area-Efficient Dual-Rail PLA Using Divided and Interdigitated Column Circuits
H. Yamaoka, M. Ikeda, K. Asada
IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 6, 2004, pág. 1069
A Logic-Cell-Embedded PLA (LCPLA): An Area-Efficient Dual-Rail Array Logic Architecture
K. Asada, H. Yamaoka, H. Yoshida, M. Ikeda
IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 2, 2004, pág. 238
A High-Speed PLA Using Dynamic Array Logic Circuits with Latch Sense Amplifiers
H. Yamaoka, M. Ikeda, K. Asada
IEICE transactions on electronics, ISSN 0916-8524, Vol. 84, Nº 9, 2001, págs. 1240-1246
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados