Periodo de publicación recogido
|
|
|
Logic and Analog Test Schemes for a Single-Chip Pixel-Parallel Fingerprint Identification LSI
S. Shigematsu
IEICE transactions on electronics, ISSN 0916-8524, Vol. 90, Nº 10, 2007, págs. 1892-1899
T. Hatano, M. Nakanishi, N. Ikeda, T. Shimamura, K. Machida, S. Shigematsu, K. Fujii, H. Morimura
IEICE transactions on electronics, ISSN 0916-8524, Vol. 89, Nº 4, 2006, pág. 540
Pixel-Parallel Image-Matching Circuit Schemes for a Single-Chip Fingerprint Sensor and Identifier
S. Shigematsu, H. Morimura, K. Machida
IEICE transactions on electronics, ISSN 0916-8524, Vol. 88, Nº 5, 2005, pág. 1070
K. Fujii, C. Yamaguchi, H. Suto, Y. Okazaki, H. Morimura, S. Shigematsu, T. Shimamura
IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 5, 2004, pág. 791
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2025 Fundación Dialnet · Todos los derechos reservados