Periodo de publicación recogido
|
|
|
A Fully Integrated 1.7-3.125 Gbps Clock and Data Recovery Circuit Using a Gated Frequency Detector
R. J. Yang, S. I. Liu
IEICE transactions on electronics, ISSN 0916-8524, Vol. 88, Nº 8, 2005, pág. 1726
A Wide-Range Multiphase Delay-Locked Loop Using Mixed-Mode VCDLs
R. J. Yang, S. I. Liu
IEICE transactions on electronics, ISSN 0916-8524, Vol. 88, Nº 6, 2005, pág. 1248
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados