Periodo de publicación recogido
|
|
|
Efficient VLSI Design of Residue-to-Binary Converter for the Moduli Set (2n,2n+1-1,2n-1)
Shinfeng D. Lin, M. Sheu, C. Wang
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 91, Nº 7, 2008, págs. 2058-2060
Area-Time Efficient Modulo 2n - 1 Adder Design Using Hybrid Carry Selection
Shinfeng D. Lin, M. Sheu
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 91, Nº 2, 2008, págs. 361-362
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2025 Fundación Dialnet · Todos los derechos reservados