Paralelización y optimización de un Simulador 2D Monte Carlo sobre arquitectura Grid y cluster: estudio de fluctuaciones en transistores MOSFET basados en SOI
- Autores: Raul Valín
- Directores de la Tesis: Antonio García Loureiro (dir. tes.), Carlos Sampedro Matarín (codir. tes.), Natalia Seoane Iglesias (codir. tes.)
- Lectura: En la Universidade de Santiago de Compostela ( España ) en 2011
- Idioma: español
- Tribunal Calificador de la Tesis: Francisco Gámiz Pérez (presid.), Tomás F. Pena (secret.), Juan Touriño (voc.), Raúl Rengel Estévez (voc.), Karol Kalna (voc.)
- Materias:
- Enlaces
- Tesis en acceso abierto en: MINERVA
- Resumen
La simulación de dispositivos semiconductores ha sido una herramienta fundamental en el diseño de los transistores actuales y lo será todavía más, en el diseño de los dispositivos futuros. Esto es debido a que facilita la implementación de nuevos modelos físicos que permiten predecir el comportamiento de los transistores cuando modificamos diferentes parámetros de diseño. Los resultados obtenidos con las herramientas de simulación, combinados con aquellos que se obtienen en las pruebas experimentales, facilitan la elección del mejor diseño y reducen tanto el tiempo de desarrollo como el coste de investigación.
El desarrollo tecnológico experimentado por el escalado de los transistores, en su intento por aumentar la capacidad de integración y la velocidad de operación así como por reducir el consumo de potencia, ha permitido alcanzar tamaños del orden de decenas de nanómetros. Sin embargo, para estas dimensiones los modelos de simulación se vuelven extremadamente complejos incrementando significativamente el tiempo de cálculo. Además, desde el punto de vista tecnológico, estas dimensiones suponen el límite de la tecnología tradicional siendo necesario explorar nuevas posibilidades como por ejemplo la introducción de nuevos materiales y geometrías para continuar mejorando las prestaciones de los transistores que se fabriquen en el futuro. Un ejemplo de este cambio es la tecnología de 45 nm de Intel que reemplaza la combinación tradicional de dióxido de silicio y polisilicio, empleados como materiales básicos para la fabricación de la puerta de los transistores MOSFET desde los años 60, por dióxido de hafnio y un metal de puerta. Por si este cambio no fuera suficiente, recientemente Intel anunciaba la producción en masa de transistores de triple puerta (TriGate) para el nodo tecnológico de 22 nm, lo que supone la aparición en este mercado del primer transistor 3D. Estos ejemplos muestran cómo, posiblemente durante los tres últimos años hemos asistido a los cambios tecnológicos más importantes en el diseño y fabricación de los transistores MOSFET desde su creación.
Una de las consecuencias directas del escalado de los transistores es el mayor impacto que tiene sobre las prestaciones de los dispositivos los efectos de variabilidad que aparecen en el proceso de fabricación. La disminución del tamaño facilita que aumente la capacidad de integración y por lo tanto podemos aumentar el número de transistores por unidad de área en un circuito integrado (CI). De este modo, si incrementamos la capacidad de integración es importante conocer cuales son límites de variación de los parámetros que determinan el funcionamiento de los transistores que forman parte de nuestro CI, como la tensión umbral, la corriente de conducción o la corriente de corte.
Para realizar estudios de variabilidad y probar nuevos diseños, modelos físicos y materiales, es necesario reducir al máximo el tiempo de ejecución de las simulaciones e incrementar en la medida de lo posible el número de recursos computacionales. Con la aparición de los procesadores multinúcleo es posible ejecutar aplicaciones paralelas en ordenadores de escritorio o en pequeños clusters. Además, gracias al desarrollo de las tecnologías Grid y a la reciente creación de las infraestructuras Grid Nacionales, como parte de la Iniciativa Grid Europea (EGI), disponemos de una cantidad importante de núcleos de computación que podrían ser muy útiles para los estudios de fluctuaciones.
En esta tesis doctoral se pretende aplicar las ventajas de las arquitecturas multinúcleo y Grid en el estudio del impacto de varias fuentes de fluctuaciones sobre el comportamiento de diferentes dispositivos. Para ello, se ha comenzado realizando una optimización y paralelización con el estándar OpenMP de las herramientas de simulación empleadas. A continuación, se han evaluado las posibles ventajas del uso de arquitecturas de tipo Grid, fundamentalmente en el estudio de fluctuaciones en donde se requieren cientos o miles de simulaciones. Finalmente, se ha estudiado con los simuladores paralelizados el impacto de varias fuentes de fluctuaciones sobre el comportamiento de diferentes dispositivos.
