Design and implementation of very low voltage Square Root Domain circuits with on chip tuning

• Autores: Carlos A. de la Cruz Blas
• Directores de la Tesis: Alfonso Carlosena García (dir. tes.), Antonio López Martín (codir. tes.)
• Lectura: En la Universidad Pública de Navarra ( España ) en 2004
• Idioma: inglés
• Tribunal Calificador de la Tesis: Arturo Sarmiento Reyes Librado (presid.), Miroslav Zivanovic Jeremic (secret.), Santiago Celma (voc.), Eduardo Alarcón (voc.), Ramón González Carvajal (voc.)
• Texto completo no disponible (Saber más ...)
• Resumen

  • El presente trabajo de investigación consiste en el estudio y diseño de sistemas Square-Root Domain (SRD), un sub-conjunto de los llamados sistemas de compading, operando con tensiones de alimentación muy bajas. En estos sistemas la característica de tensión--corriente de gran señal de los transistores se utiliza como mapeo para conseguir una compresión no lineal en las excursiones de tensión, permitiendo un mayor rango dinámico y que la relación señal/ruido sea más insensible a la reducción de tensión. A pesar de que existe un inherente comportamiento no lineal en el interior de estos sistemas, su relación entrada salida permanece lineal. Ello se consigue a través de la conexión adecuada de ciertos bloques no lineales que permiten que las no linealidades internas se cancelen a nivel de sistema.Esta tesis contiene dos aportaciones considerables en el campo de sistemas SRD, las cuales son: 1. Operación con tensiones de alimentación muy reducidas: En este sentido se proporciona un esquema novedoso de polarización para que las celdas sean capaces de operar bajo estas condiciones. Este esquema descrito en el capítulo 3 se aplica a los bloques que se usan frecuentemente para eldiseño de sistemas SRD. Alternativamente en el capítulo 4 se describe una nueva forma de construir los bloques no lineales para diseñar sistemas SRD.Esta nueva técnica permite que los sistemas SRD resultantes tengan mayores anchos de banda, pero al mismo tiempo consuman menor potencia y empleen menor área en el chip que los diseñados usando la técnica convencional.

    2. Sintonía (tuning) electrónica de los parámetros de filtros: En el capítulo 5 se presenta un esquema en modo corriente de autoajuste (tuning) para sintonizar filtros de una manera precisa y de forma que no se vean influenciados ya sea por las variaciones en los procesos de fabricación cambios en las condiciones de entorno del dispositivo. Esto se logra construyendo un lazo