Aportaciones al diseño de circuitos de altas prestaciones en tecnologías CMOS: la familia lógica FTL-CMOS
- Autores: Victor Navarro Botello
- Directores de la Tesis: Juan Antonio Montiel Nelson (dir. tes.)
- Lectura: En la Universidad de Las Palmas de Gran Canaria ( España ) en 2016
- Idioma: español
- Tribunal Calificador de la Tesis: Antonio Núñez Ordóñez (presid.), Roberto Sarmiento (secret.), Héctor Solar Ruiz (voc.), Teresa Riesgo (voc.), Antonio Luque Estepa (voc.)
- Materias:
- Enlaces
- Tesis en acceso abierto en: acceda
- Resumen
En esta tesis se propone el estudio de una nueva familia lógica CMOS utilizando el concepto de evaluación anticipada (feedthrough) presentada recientemente en diversas referencias.
La lógica Feedthrough (Fast feedTHrough Logic, FTL) ha sido una interesante metodología GaAs en los últimos años, y ha permitido superar muchos de los principales problemas que presentan las familias lógicas dinámicas GaAs. FTL se basa en el concepto de lógica dominó, y permite realizar bloques aritméticos de alta velocidad.
Los esfuerzos realizados hasta la fecha por adaptar FTL a CMOS, así como para estudiar este tipo de lógica en CMOS, ha obtenido interesantes resultados, si bien, se precisa de un estudio en profundidad que permita determinar los factores que influyen en el diseño FTL en tecnologías CMOS, su campo de aplicación, limitaciones y ventajas, fundamentos teóricos, aspectos de diseño, estudios de estabilidad frente a variaciones de diversos parámetros (temperatura, tensión de alimentación o referencia, esquina del proceso tecnológico, etc.) e inmunidad frente a ruido, el establecimiento de una metodología de diseño FTL, comparativas de casos reales de diseño, así como incorporar las herramientas y librerías necesarias cara a los diseñadores de circuitos si se desea que las ventajas del diseño FTL lleguen a tener repercusión en el tejido industrial.
A lo largo de esta tesis se ha aplicado el concepto FTL al diseño e implementación de sumadores RCA en tecnologías CMOS. Los resultados presentados resultan concluyentes: FTL consigue mejoras significativas tanto en retardo como en eficiencia energética cuando se compara con las familias lógicas convencionales (CMOS, nMOS y dominó). Es más, los sumadores RCA FTL presentan mejores presentaciones en términos de velocidad y eficiencia energética incluso cuando se compara con sumadores de alta prestaciones CSA multinivel en tecnologías CMOS.
Tanto la simulación MonteCarlo de los circuitos implementados como la medida de los circuitos fabricados confirman que la lógica FTL, si bien se encuentran limitadas por la característica de mismatch del proceso tecnológico, tiene un interesante espacio de diseño donde se aprecian mejoras significativas de las prestaciones de retardo y consumo energético, en las que se puede considerar que la variabilidad chip-a- chip y on-chip resulta similar a las presentadas por otras tecnologías comerciales.
A partir del análisis teórico y de la experiencia adquirida durante el diseño e implementación de sumadores se concluye una metodología a seguir en las fases de diseño circuital y físico, a la hora de aplicar el concepto FTL a otros circuitos aritméticos /lógicos, que resulta de gran valía para disminuir los tiempos de diseño ante quienes se enfrenten por primera vez al diseño con este tipo de lógicas. En esta misma línea (disminución de los tiempos de diseño) se han modelado y caracterizado los sumadores FTL. Los modelos de comportamientos desarrollados en esta tesis doctoral, tanto para retardo como para potencia, así como los procedimientos seguidos para parametrizar la caracterización, son totalmente extrapolables a otros circuitos.
