Coprocesadores dinámicamente reconfigurables en sistemas embebidos basados en fpgas

• Autores: Iván González Martínez
• Directores de la Tesis: Francisco Javier Gómez Arribas (dir. tes.)
• Lectura: En la Universidad Autónoma de Madrid ( España ) en 2006
• Idioma: español
• Tribunal Calificador de la Tesis: Juan Manuel Sánchez Pérez (presid.), José Ignacio Martínez Torre (secret.), Eduardo Boemo Scalvinoni (voc.), Eduardo Sánchez Mejía (voc.), Jean Pierre Deschamps (voc.)
• Materias:
  • Matemáticas
    • Ciencia de los ordenadores
      • Calculo digital
  • Ciencias tecnológicas
    • Tecnología de los ordenadores
      • Unidades centrales de proceso
      • Arquitectura de ordenadores
      • Diseño lógico
• Enlaces
  • Tesis en acceso abierto en: Biblos-e Archivo
• Resumen

  • Las nuevas características de los dispositivos FPGA actuales y su gran capacidad permiten el diseño de sistemas digitales complejos, Estos sistemas pueden incluir diseños específicos para una determinada tarea, y uno o varios microprocesadores, los cuales pueden estar implementados en la propia lógica reconfigurable o insertados como cores hardware. Sin embargo, la característica más interesante de las FPGAs y que les ha proporcionado actualmente su éxito en el marco de la investigación, es su capacidad de cambiar el diseño que internamente se les ha configurado. Es más, algunos dispositivos FPGA permiten cambiar solamente una parte de su configuración sin que este cambio afecte al funcionamiento del resto del diseño. Es lo que se conoce como Reconfiguración Parcial Dinámica. Esta nueva capacidad permite a los sistemas digitales resolver una de las mayores desventajas de los diseños hardware: la falta de flexibilidad. La reconfiguración parcial permite cambiar la funcionalidad del hardware del mismo modo que un microprocesador puede ejecutar varias tareas software, haciendo posible que partes del diseño puedan ser modificadas en tiempo de ejecución cuando la aplicación lo requiera.

    El objetivo de este trabajo es el estudio de la reconfiguración parcial de los dispositivos FPGA y las diferentes metodologías y herramientas, algunas empleadas en trabajos de investigación previos y otras desarrolladas en estas tesis, que permiten realizar sistemas parcialmente reconfigurables.

    Como caso de estudio se propone el diseño de algoritmos de cifrado en hardware y la implementación de sistemas criptográficos. A los largo de esta tesis, la reconfiguración parcial se ha empleado en el diseño de coprocesadores de alto rendimiento, y para el desarrollo de sistemas embebidos en FPGA con coprocesadores dinámicamente reconfigurables. En primer lugar, un diseño del algoritmo IDEA fue optimizado, en rendimiento y recursos lógic