Estudio sistemático de circuitos lógicos aritméticos: multiplicadores e integradores digitales

• Autores: María Antonia Canto Díez
• Directores de la Tesis: Sebastián Dormido Bencomo (dir. tes.)
• Lectura: En la Universidad Complutense de Madrid ( España ) en 1981
• Idioma: español
• Número de páginas: 297
• Tribunal Calificador de la Tesis: Mariano Mellado Rodríguez (presid.), Antonio Ramón Vaquero Sánchez (secret.), Justo Mañas Díaz (voc.), Antonio Hernández Cachero (voc.), Fernando Sáez Vacas (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología de los ordenadores
      • Diseño de sistemas de calculo
      • Ordenadores digitales
• Enlaces
  • Tesis en acceso abierto en: Docta Complutense (pdf)
• Resumen

  • En la primera parte de la memoria se ha abordado de forma general el problema de la síntesis optima de funciones de conmutación utilizando un tipo particular de módulos lógicos universales: el multiplexor. En la 2 parte y dando así titulo a la memoria se efectúa un estudio sistemático de circuitos lógicos de tipo aritmético. Para su desarrollo se ha dividido en 5 capítulos organizados de la forma siguiente: en el 1 capitulo se efectúa un análisis de las estructuras de circuitos combinacionales mediante la utilización de módulos lógicos universales (mcu). En el capitulo 2 se abordan los problemas de síntesis de circuitos combinacionales realizados con mcu. El capitulo 3 esta dedicado a estudiar los contadores paralelos generalizados como bloque fundamental en la síntesis de circuitos aritméticos. En el capitulo 4 se presenta la síntesis de multiplicadores binarios analizándose con especial interés los de tipo paralelo. Finalmente en el capitulo 5 se presenta un estudio sobre integradores digitales incrementales de resolución extendida basado en la transmisión de las diferencias de 2 orden.