Se analizan las causas de interferencia en sistemas multiprocesadores y desarrollamos tres grandes métodos de reducción. En primer lugar se estudia la técnica de memorias rápidas para reducir los dos aspectos de la interferencia: conflicto y degradación. Se demuestra mediante simulacones y modelos la gran eficiencia que permite obtener esta técnica así como el interesante compromiso entre costo de la memoria y de la red a que da lugar. Un segundo tema consiste en presentar y analizar algoritmos de arbitraje para un sistema con memorias rápidas y para una red barajada. Demostramos con ello la importancia del arbitraje en la eficiencia del sistema. Finalmente proponemos dos estructuras de memoria cache para multiprocesadores: cache compartida con memorias rápidas y cache común. Se analiza también el comportamiento de programas accediendo de forma alternada sobre una cache compartida.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados