Optimitzacio del rendiment del sistema de memoria en multiprocessadors vectorials

• Autores: Montserrat Peiron Guardia
• Directores de la Tesis: Mateo Valero Cortés (dir. tes.)
• Lectura: En la Universitat Politècnica de Catalunya (UPC) ( España ) en 1996
• Idioma: español
• Tribunal Calificador de la Tesis: Juan Navarro Guerrero (presid.), Miguel Valero García (secret.), Ramón Beivide Palacio (voc.), Francisco Tirado Fernández (voc.), Clemente Rodríguez Lafuente (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología de los ordenadores
      • Arquitectura de ordenadores
• Texto completo no disponible (Saber más ...)
• Resumen

  • El objetivo del trabajo es minimizar la latencia de los accesos a memoria en multiprocesadores vectoriales con memoria compartida con el fin de incrementar su rendimiento. En la tesis se presentan 3 propuestas con tal objetivo. Mediante la primera se consigue realizar los accesos vectoriales con la menor latencia posible en el caso en que los procesadores ejecutan una aplicacion en paralelo. Con la segunda conseguimos lo mismo pero ahora en el caso en que no exista ninguna reglacion entre las tareas que ejecutan los distintos procesadores. La tercera propuesta tiene como objetivo minimizar la latencia de cualquier acceso, cosa que se consigue mediante el uso de colas aleatorio en el sistema de memoria.