Evaluacion de arquitectura vectoriales avanzadas con registros cortos

• Autores: Luis Alfonso Villa Vargas
• Directores de la Tesis: Mateo Valero Cortés (dir. tes.), Roger Espasa Sans (codir. tes.)
• Lectura: En la Universitat Politècnica de Catalunya (UPC) ( España ) en 1999
• Idioma: español
• Tribunal Calificador de la Tesis: Juan Navarro Guerrero (presid.), Antonio González Colás (secret.), Ramón Beivide Palacio (voc.), Claudio Ulises Cortes Garcia (voc.), Víctor Viñals Yufera (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología de los ordenadores
      • Arquitectura de ordenadores
• Texto completo no disponible (Saber más ...)
• Resumen

  • El primer trabajo realizado en esta tesis, fue un análisis del uso real de los registros vectoriales, a través de un conjunto de aplicaciones altamente vectorizables (como mínimo 70% de vectorización). Se observó que la capacidad máxima de estos registros es escasamente utilizada, sin importar el alto porcentaje de vectorización de las aplicaciones. La información aportada por este análisis, nos condujo a cuestionar si es realmente indispensable en una arquitectura vectorial actual, contar con registros vectoriales muy grandes (en donde el término actual representa a una arquitectura que utiliza tanto los avances tecnológicos, como las técnicas que en materia de cómputo se han desarrollado).

    Posteriormente, se estudió el comportamiento de una arquitectura vectorial convencional (en este caso nuestra arquitectura de referencia), al reducir el tamaño de sus registros vectoriales.

    Se observó que la degradación del rendimiento del rendimiento de la arquitectura es muy grande, y que los factores principales que contribuyen a esta degradación son: la arquitectura se hace más sensible a los efectos de la latencia, y el número de operaciones escalares se incrementa considerablemente. Por este motivo, se concluyó esta etapa del trabajo, indicando que no es posible reducir el tamaño de los registros vectoriales sin dotar a la arquitectura con otras técnicas o alternativas que permitan soportar ésta reducción, y que al mismo tiempo mejoren el rendimiento.

    En la siguiente etapa de esta tesis, se evaluaron tres propuestas con la finalidad de mitigar los problemas antes mencionados. Como prímer propuesta, se utilizó la técnica de desacoplado de instrucciones. La eficiencia de esta técnica consiste en separar la ejecución de un programa en dos grandes grupos: Las instrucciones que hacen accesos a memoria y las intrucciones de cálculo. La distinción entre éstos dos tipos de instrucciones permitió realizar una eje