El trabajo presentado se basa en la implementacion de un neurocomputador de proposito general. Para ello se ha desarrollado una nueva arquitectura basada en dos conceptos aplicados al proceso masivamente paralelo: la reconfigurabilidad de los recursos y la adaptabilidad a la codificacion de los datos. Ambos contribuyen decisivamente a un aprovechamiento maximo de los recursos hardware durante el proceso de los algoritmos de redes neuronales. Se han estudiado las prestaciones del sistema y se ha comparado con los neurocomputadores existentes; el estudio ratifica las buenas prestaciones en velocidad y capacidad de emulacion que alcanza el neurocomputador diseñado, gracias a su alto grado de escalabilidad. El sistema ha sido probado con una aplicacion real, comprobando su viabilidad tecnica. Por otro lado, se propone el uso de una metodologia para el desarrollo de sistemas que ha permitido avanzar en paralelo en el desarrollo del hardware y el software. El sistema se compone de circuitos integrados a medida (asics), un dsp y circuitos de memoria estandar, implementados sobre una placa de circuito impreso. El sistema se ha diseñado completamente.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados